Cypress DCT-1D Uživatelská příručka Strana 60

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 82
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 59
60
CHAPTER 5. LAB TASK 3
WB
Ctrl
Address
Generator
...
DCT2 Control Unit
csr
DCT
6432
NC
NC
RAM
in
8x12=96
t_wr
t_rd
8x12=96
Transpose
Memory
Block
1
32
dma_bram_addr
dma_bram_data
dma_bram_we
dma_start_dct
dct_busy
DMA
Module
wbm.adr
wbm.stb
wbm.cyc
wbm.dat_i
wbm.ack
wbs.adr
wbs.dat_o
wbs.dat_i
wbs.stb
wbs.ack
wbs.dat_o
wbs.adr
32
Block
RAM
8x16=128
out
32
NC
1wbs.dat_i
wbs.addr
wbs.dat_o
Q2
32
counter
counter
Figure 5.2: The proposed architecture for the DMA based DCT accelerator.
Zobrazit stránku 59
1 2 ... 55 56 57 58 59 60 61 62 63 64 65 ... 81 82

Komentáře k této Příručce

Žádné komentáře